Добро пожаловать на вторую лекцию курса про FPGA для начинающих от НТЦ Метротек!
На второй лекции мы поговорим про языки описания аппаратуры, рассмотрим их плюсы и минусы, и начнем разбираться в одном из таких языков -- SystemVerilog.
План лекции:
- Обзор HDL/HLS языков
- Знакомство с SystemVerilog
- Изучаем как писать код для FPGA
- Учимся описывать регистры и комбинационную логику
- Разбираем простое тестовое окружение для симуляции
- Запускаем симулятор
К концу лекции вы будете уметь описывать базовые схемы на FPGA и научитесь отлаживать их в симуляции.
Спикер:
Толкачев Максим
Руководитель группы FPGA в НТЦ Метротек.
Максим занимается разработкой FPGA уже более 6 лет. За это время он прошел путь от стажера до руководителя группы разработчиков.
Его интересы: HLS (High-Level Synthesis), High-Level HDL (в частности BlueSpec) и другие неконсервативные методы проектирования под FPGA.
Всю информацию о курсе Вы можете узнать на нашем сайте: НТЦ Метротек. Вебинары про FPGA.
Добавить все лекции в календарь можно с помощью расписания: stcmtk-fpga-webinars-2020.ic